<div dir="ltr">I have installed OLR onto a Ubuntu 14.04 / amd64 system.  I started it (./oberon&) and it looks very familiar based on my SPARC experience in the late 1990s.  I did build the Gadgets system in the x86 environment.  OPO.Mod fails to compile with a 155 error, so I thought I would mention that.  CodeLength is redefined.  I skipped OPO.Mod and compiled everything else, and started gadgets successfully.<div><br></div><div>I have a dual monitor system, and the Oberon window seems to be sized very strangely.  I have set OWIDTH and OHEIGHT.  I am still exploring this.</div><div><br></div><div>I also cloned riscv-qemu from the above link using</div><div>> git clone <a href="https://github.com/arsv/riscv-qemu.git">https://github.com/arsv/riscv-qemu.git</a></div><div><br></div><div>I reviewed and installed some missing Ubuntu packages, and (re-)invoked the command</div><div>~/riscv-qemu > sudo make riscv32-linux-user</div><div><br></div><div>I seem to have a clean make with "Nothing to be done for" reported several times.  I am still reading the README file with a view toward knowing if the install is correct, where any executables are, and such.</div><div><br></div><div>One of my interests is the very inexpensive MIPS architecture chips, $5 - $10 or so from MicroChip, their PIC-32 line.  I noticed the mention of the target-mips in the README file and the use of the Oberon OP2 Mips compiler, and I wonder how much similarity there is between RISC-V and MIPS.  Is there a RISC-V board?  It would be great if there was common hardware that the Oberon community all shared, whether RISC-5 or whatever.</div><div><br></div><div><br></div><div><br></div></div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Oct 12, 2016 at 4:09 PM, Peter Matthias <span dir="ltr"><<a href="mailto:PeterMatthias@web.de" target="_blank">PeterMatthias@web.de</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi all,<br>
<br>
I am proud to welcome a new member of the Oberon/Linux Revival family. The compiler is based on the MIPS compiler and the RISC-V system should behave exactly as the MIPS system.<br>
<br>
Instructions for installation are here: <a href="http://oberon.wikidot.com/rop2compiler" rel="noreferrer" target="_blank">http://oberon.wikidot.com/rop2<wbr>compiler</a><br>
<br>
Regards,<br>
        Peter<br>
--<br>
<a href="mailto:Oberon@lists.inf.ethz.ch" target="_blank">Oberon@lists.inf.ethz.ch</a> mailing list for ETH Oberon and related systems<br>
<a href="https://lists.inf.ethz.ch/mailman/listinfo/oberon" rel="noreferrer" target="_blank">https://lists.inf.ethz.ch/mail<wbr>man/listinfo/oberon</a><br>
</blockquote></div><br><br clear="all"><div><br></div>-- <br><div class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr"><font face="'times new roman', serif">(email is my preferred communication media)</font><div><font face="'times new roman', serif">Aubrey McIntosh, Ph.D.<br>1502 Devon Circle<br>Austin TX 78723-1814</font><div><div><span style="line-height:20px;background-color:rgb(255,255,255)"><font face="'times new roman', serif">(512)-348-7401</font></span></div></div><div><div><br></div></div></div></div></div>
</div>