
<html><head><meta http-equiv="content-type" content="text/html; charset=utf-8"></head><body dir="auto">Wojtek<div><br></div><div>The answer to your question depends on the mem chip you chose. Let‘s assume we take this one:</div><div><a href="https://www.micron.com/-/media/client/global/documents/products/data-sheet/dram/512mb_sdr.pdf">https://www.micron.com/-/media/client/global/documents/products/data-sheet/dram/512mb_sdr.pdf</a></div><div><br></div><div>For random access you have to look at tRC in table 11. This is the minimum if you have an optimal memory access controller.</div><div>If you have to change not only the row but also the bank, tRRD is even worse.</div><div><br></div><div>So all in all: 70 ns seems reasonable for random access. Consecutive burst reads are MUCH faster.</div><div><br></div><div>br</div><div><div dir="ltr"><div>Jörg</div></div><div dir="ltr"><br><blockquote type="cite">Am 15.11.2019 um 00:17 schrieb Skulski, Wojciech <skulski@pas.rochester.edu>:<br><br></blockquote></div><blockquote type="cite"><div dir="ltr"><span>All:</span><br><span></span><br><span>It will be good to know how fast is SDRAM in practice. I googled for "sdram access time". I found lots of generic discussions where I could learn all the theory and few conclusions. I also found a few practical estimates. Here are the most relevant finds for the record.</span><br><span></span><br><span>1. Good online discussion. </span><br><span></span><br><span>http://forum.gadgetfactory.net/topic/1934-sdram-controller-with-consistent-access-time/</span><br><span>There is a long discussion full of many interesting details, simulations, and corner cases. A good read. At the end of the discussion Matthew Hagerty concluded: "My design lets me read or write a word (16-bits in this case) every 70ns."</span><br><span></span><br><span>So 70 ns is the number I want to remember for a random fetch or store. Block reads are a different matter which is more related to video. There are many interesting thoughts by Hamster in that discussion concerning how to organize the video with SDRAM.</span><br><span></span><br><span>2. A PhD thesis in Electrical Engineering, 175 pages. </span><br><span></span><br><span>Shao, Jun, "Reducing main memory access latency through SDRAM address mapping techniques and access reordering mechanisms",</span><br><span>Dissertation, Michigan Technological University, 2006.</span><br><span>https://digitalcommons.mtu.edu/etds/72</span><br><span></span><br><span>Like every dissertation, this one also starts with a background information which is worth reading IMHO.</span><br><span></span><br><span>Hope it helps,</span><br><span>Wojtek</span><br><span></span><br><span></span><br><span>--</span><br><span>Oberon@lists.inf.ethz.ch mailing list for ETH Oberon and related systems</span><br><span>https://lists.inf.ethz.ch/mailman/listinfo/oberon</span><br></div></blockquote></div></body></html>