<div dir="ltr"><div>Dear Chris,</div><div><br></div><div>I can recall that Project Oberon 2013 appears before LoLa gets a revival by Prof Wirth again.</div><div>In fact I have a communication archived in my emails on 1st of August of 2014 telling me 
about 

the soon release of his new LoLa compiler, and also mentioning that he had a Ceres working!</div><div><br></div><div>
"<i>More or less by chance I found on my old Ceres, which had been put away and not used since many <br>
years, the source programs for the Lola compiler. I will have to update <br>
them (Oberon-07) and then will send them to you, assuming that you are <br>
still interested. But still I did not find the DCD book.</i>" <br></div><div><br></div><div>The book referred is his 
<span class="gmail-im">Digital Circuit Design for Computer Science Students: An Introductory Textbook.</span></div><div><span class="gmail-im">And on 7th December of the same year he told me that Lola was updated (until then original Lola was still in his page):</span></div><div><span class="gmail-im"><br></span></div><div><span class="gmail-im">"<i>I appreciate your reply and continuing interest in Lola. Please notice <br>
recent updates of LSC and LSV.<br>
If you have a Spartan-3 board, you will only need to construct a <br>
daughter board for the SD-card. If you use a "bigger" board, you will <br>
have to interface with an SDRAM, which is not so easy.</i>"

</span></div><div><span class="gmail-im"><br></span></div><div><span class="gmail-im">In fact I mounted Project Oberon 2013 before the Lola update.</span></div><div><span class="gmail-im"><br></span></div><div><span class="gmail-im">I've been always interested in Lola, but the first version did not have the goal to be translated to an industrial HDL, but to map the Lola description to a tree data structure to simulate it on Oberon System and then check it against the tree extracted from a graphical connection design of components of an old open FPGA (XC6000) with ETHZ EDA tools (Trianus and Hades).</span></div><div><span class="gmail-im"></span></div><div><span class="gmail-im">The new Lola-2 was conceived, I guess, for translating to Verilog in order to be implementable with current tools, and it has many changes and simplifications from the original one. Both are more readable than Verilog/VHDL in any case.<br></span></div><div><br></div><div>Best regards,</div><div>Prof Pablo Cayuela</div><div>Argentina<br></div><div></div><div><br></div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Mon, Jan 4, 2021 at 6:30 PM Chris Burrows <<a href="mailto:chris@cfbsoftware.com">chris@cfbsoftware.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">> -----Original Message-----<br>
> From: Oberon [mailto:<a href="mailto:oberon-bounces@lists.inf.ethz.ch" target="_blank">oberon-bounces@lists.inf.ethz.ch</a>] On Behalf Of<br>
> Skulski, Wojciech<br>
> Sent: Tuesday, 5 January 2021 6:08 AM<br>
> To: ETH Oberon and related systems<br>
> Subject: Re: [Oberon] [EXT] Module finalization - language construct<br>
> or system call<br>
> <br>
> Yes, I would like to develop practical applications. I am not<br>
> adversarial to LOOPs and friends. It is infinitely better than<br>
> Verilog which we cannot avoid in this project. I love LOOPs after<br>
> looking at Verilog.  Any Oberon construct looks lovely after looking<br>
> at the Verilog.<br>
> <br>
<br>
Looking at the Verilog code is this project is like looking at the assembler<br>
output from the Oberon compiler.<br>
<br>
The FPGA configuration code is actually written in Wirth's 'Logic<br>
Description Language' Lola-2. The Verilog code is the output after the Lola<br>
code has been processed by the Lola compiler<br>
<br>
The Lola compiler and the Lola definition of the RISC5 computer are here:<br>
<br>
<a href="https://people.inf.ethz.ch/wirth/Lola/index.html" rel="noreferrer" target="_blank">https://people.inf.ethz.ch/wirth/Lola/index.html</a><br>
<br>
It is not quite as pretty as Oberon-07 source code but it is a distinct<br>
improvement on the resulting Verilog code.<br>
<br>
When I started Astrobe for RISC5 in 2013 I had originally planned 3 phases<br>
for the implementation. Phase 3 included integrating the Lola compiler into<br>
the Astrobe IDE so that you could run it on Windows. I just revisited that<br>
plan. Inevitably it has changed along the way and the Lola compiler is now<br>
included in the fourth of five phases. The god news is that everything that<br>
appeared before it has now been done. I'm real busy doing some work for ARM<br>
Oberon-07 users right now but when that is complete I'll revisit the Lola-2<br>
plan,<br>
<br>
Regards,<br>
Chris<br>
<br>
Chris Burrows<br>
CFB Software<br>
<a href="https://www.astrobe.com/RISC5" rel="noreferrer" target="_blank">https://www.astrobe.com/RISC5</a><br>
<br>
<br>
<br>
--<br>
<a href="mailto:Oberon@lists.inf.ethz.ch" target="_blank">Oberon@lists.inf.ethz.ch</a> mailing list for ETH Oberon and related systems<br>
<a href="https://lists.inf.ethz.ch/mailman/listinfo/oberon" rel="noreferrer" target="_blank">https://lists.inf.ethz.ch/mailman/listinfo/oberon</a><br>
</blockquote></div>