[Oberon] Cheap chinese FPGA board - is it usable for PO?

[Jörg]

Indeed cache would help. Feel free to added it to RISC5Top.v ( 
Jörg

Am 11.11.19, 17:29 schrieb "Oberon im Auftrag von Skulski, Wojciech" <oberon-bounces at lists.inf.ethz.ch im Auftrag von skulski at pas.rochester.edu>:

    
    Joerg napisal: 
    > 130 KB reichen zwar fürs gesamte System (ohne Framebuffer), 
    > aber Compiler passt dann schon nicht mehr zusätzlich rein.
    > Fürs SDRAM-Ansteuern gibt es zwar fix-fertige OpenCores, 
    > aber die müsste erst jemand in RISC5Top integrieren.
    
    A moze ktos wreszcie doda cache do procesora? To by zalatwilo sprawe pamieci dynamicznej.
    
    Wojtek
    --
    Oberon at lists.inf.ethz.ch mailing list for ETH Oberon and related systems
    https://lists.inf.ethz.ch/mailman/listinfo/oberon