[Oberon] FPGA - JTAG programming

[Walter Gallegos]

Thomas,

Xilinx FPGA are RAM based; so, is configured ( not programmed ) writing 
a bitstream into the configuration RAM via JTAG, unlimited; but after 
development stage  the bitstream is saved into a another device as a 
FLASH memory, microcontroller, hard disk, etc.. This storage device 
could have a limited erase/write cycles, theoretically 100.000 cycles 
for FLASH based devices.

walter

El 21/1/19 a las 18:24, Tomas Kral escribió:
> Hi,
>
> I often change between different FPGA bit files, doing soft
> reprogramming the chip. Just wondering, how many reprogrammings the
> Xiling chip can take? Is there a physical limit?
>
-- 
Walter Daniel Gallegos
Programmable Logic
Consultorí­a, Diseño, Entrenamiento.
walter at waltergallegos.com | www.waltergallegos.com
Tel +598 26 23 44 60 | Cel +598 99 18 58 88
Montevideo, Uruguay

El presente correo y cualquier posible archivo adjunto está dirigido únicamente
al destinatario del mensaje y contiene información que puede ser confidencial.
Si Ud. no es el destinatario correcto por favor notifique al remitente
respondiendo anexando este mensaje y elimine inmediatamente el e-mail y los
posibles archivos adjuntos al mismo de su sistema. Está prohibida cualquier
utilización, difusión o copia de este e-mail por cualquier persona o entidad
que no sean las especí­ficas destinatarias del mensaje.

This e-mail and any attachment is confidential and is intended solely for the
addressee(s). If you are not intended recipient please inform the sender
immediately, answering this e-mail and delete it as well as the attached files.
Any use, circulation or copy of this e-mail by any person or entity that is not
the specific addressee(s) is prohibited.